文件名称：数码管驱动显示Verilog/VHDL程序
文件大小：107KB
文件格式：RAR
更新时间：2021-08-21 13:40:41
Verilog VHDL CPLD FPGA
数码管驱动显示程序： 让两位数码管同时从0-F不断地循环递增显示 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。
【文件预览】：
Digital_Tube
----ex4vhd.zip(45KB)
----Tips.txt(229B)
----ex4vlg.zip(74KB)