文件名称：Verilog实现可逆计数器（FPGA）程序
文件大小：166KB
文件格式：ZIP
更新时间：2021-05-15 11:31:20
Verilog FPGA 可逆计数器
Verilog实现可逆计数器，可根据需要调节周期，且该程序已在Basys2开发板上验证成功。
【文件预览】：
add_3
----ipcore_dir()
----add_3.syr(17KB)
----add_3.stx(0B)
----add_3.xst(1KB)
----add_3.xpi(46B)
----add_3_pad.txt(26KB)
----xlnx_auto_0_xdb()
--------cst.xbcd(1017B)
----iseconfig()
--------add_3.projectmgr(4KB)
--------add_3.xreport(20KB)
----add_3_summary.xml(408B)
----add_3_usage.xml(17KB)
----add_3_guide.ncd(19KB)
----add_3.v(1KB)
----add_3_pad.csv(6KB)
----add_3.pad(6KB)
----add_3.ut(393B)
----add_3.unroutes(155B)
----add_3.pcf(832B)
----add_3_xst.xrpt(12KB)
----add_3.par(8KB)
----add_3_bitgen.xwbt(178B)
----add_3.twx(19KB)
----add_3.ngr(13KB)
----webtalk.log(707B)
----add_3_map.ngm(63KB)
----add_3_envsettings.html(14KB)
----add_3_map.xrpt(13KB)
----add_3_map.mrp(7KB)
----_xmsgs()
--------map.xmsgs(741B)
--------par.xmsgs(2KB)
--------bitgen.xmsgs(367B)
--------trce.xmsgs(2KB)
--------xst.xmsgs(1KB)
--------ngdbuild.xmsgs(367B)
--------pn_parser.xmsgs(736B)
----webtalk_pn.xml(3KB)
----add_3.gise(12KB)
----add_3.ncd(19KB)
----_ngo()
--------netlist.lst(39B)
----add_3.ngd(33KB)
----add_3.twr(3KB)
----add_3.ucf(232B)
----add_3_summary.html(9KB)
----add_3_map.ncd(13KB)
----add_3.cmd_log(3KB)
----usage_statistics_webtalk.html(44KB)
----add_3_map.map(3KB)
----add_3_ngdbuild.xrpt(7KB)
----add_3.bgn(4KB)
----add_3.xise(33KB)
----add_3.drc(182B)
----add_3.bld(973B)
----add_3_par.xrpt(65KB)
----add_3.ptwx(17KB)
----add_3.lso(6B)
----add_3.ngc(21KB)
----add_3.bit(71KB)
----xst()
--------projnav.tmp()
--------dump.xst()
--------work()
----add_3.prj(24B)