文件名称：基于VHDL的编码器和译码器的设计
文件大小：573KB
文件格式：DOC
更新时间：2012-05-30 09:33:29
VHDL 编码器和译码器的设计 设计报告 内涵文档
编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。课程设计结构简单，使用方便，具有一定的应用价值。