FPGA-VHDL实现10进制减法计数器，带清零和置数

【文件属性】：

文件名称：FPGA-VHDL实现10进制减法计数器，带清零和置数

文件大小：2.16MB

文件格式：ZIP

更新时间：2024-01-23 11:04:09

VHDL ISE FPGA 10进制减法计数器 硬件描述语言

使用VHDL实现10进制减法计数器，有以下功能： （1）开发平台为ISE14.7 （2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。 （3）计数器具有清零和置数的功能。