编码器的设计VHDL

【文件属性】：

文件名称：编码器的设计VHDL

文件大小：74KB

文件格式：DOC

更新时间：2015-12-13 14:26:51

编码器的设计 VHDL写编码器 EDA实验 编码器VHDL

设计并实现一个8线-3线优先编码器，用VHDL语言实现一个8线-3线优先编码器