文件名称：组合逻辑电路83优先编码器的VHDL描述方法
文件大小：358KB
文件格式：DOC
更新时间：2024-07-26 23:41:01
编码器VHDL组合逻辑电路
本文档是8线3线优先编码器的设计资料。 实验目的和要求 复习编码器的原理，掌握编码器的设计实现方法，设计实现数字系统设计中常用的8线-3线优先编码器，逐步学会熟练运用MAX+PLUSⅡ或Quartus II软件，熟悉EDA的VHDL程序设计方法、学习掌握组合逻辑电路的VHDL描述方法，进一步掌握应用EDA常用工具进行组合逻辑电路的设计、分析、综合、仿真等的技巧。 二、实验主要仪器和设备 1. 计算机及操作系统 2. MAX+Plus II或Quartus II软件 3. 编程电缆（可选）