文件名称:大规模逻辑设计指导书
文件大小:2.78MB
文件格式:PDF
更新时间:2017-12-01 17:05:27
FPGA VHDL
编写该规范的目的是提高书写VHDL代码的可读性,可修改性,可重用性,优化代码综合和仿真的结果,指导设计工程师使用VHDL规范代码和优化电路,规范化ASIC/FPGA设计输入
文件名称:大规模逻辑设计指导书
文件大小:2.78MB
文件格式:PDF
更新时间:2017-12-01 17:05:27
FPGA VHDL
编写该规范的目的是提高书写VHDL代码的可读性,可修改性,可重用性,优化代码综合和仿真的结果,指导设计工程师使用VHDL规范代码和优化电路,规范化ASIC/FPGA设计输入