文件名称：基于DSP Builder数字信号处理器的FPGA设计
文件大小：1012KB
文件格式：PDF
更新时间：2024-05-06 13:32:56
DSP Builder 数字信号处理器 QuartusⅡ 有限长脉冲响应滤波器
针对使用硬件描述语言进行设计存在的问题，提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程，设计了一个12阶FIR 低通数字滤波器，通过Quartus 时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明，所设计的FIR 滤波器功能正确，性能良好。