从Simulink模型自动生成VHDL代码——基于DSP Builder的FPGA设计流程

【文件属性】：

文件名称：从Simulink模型自动生成VHDL代码——基于DSP Builder的FPGA设计流程

文件大小：145KB

文件格式：PDF

更新时间：2013-01-20 19:21:38

DSP Builder VHDL FPGA

介绍了基于Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL代码的一种新的FPGA设计 流程，并基于此流程实现了一个7阶FIR数字低通滤波器。