文件名称：Zybo-Z7-20-base-linux
文件大小：42.53MB
文件格式：ZIP
更新时间：2024-05-29 10:43:20
VHDL
Zybo Z7-20基本Linux设计 为Vivado创建2017.4 该项目是Digilent用于Zybo Z7-20 Petalinux项目的内部项目。 您可以随意使用它，但是我们的Wiki上没有对此进行记录。 已知的问题 通常，处理系统IP内核会在FCLK信号上推断出BUFG。 由于某些原因，这仅在FCLK 0时才发生。 FCLK2似乎在实现过程中添加了BUFG，因此它不会对该网络造成任何问题，但是FCLK 1被作为普通信号路由（不在全局时钟网络上）。 这会导致极长的构建时间，并且无法满足时序要求。 当前的解决方法是使用util_ds_buf IP内核在FCLK1上手动插入BUFG。