单周期CPU verilog设计代码和仿真代码

【文件属性】：

文件名称：单周期CPU verilog设计代码和仿真代码

文件大小：377KB

文件格式：ZIP

更新时间：2022-01-17 05:06:41

单周期CPU veilog仿真

单周期CPU的设计，使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块，支持12条指令：add、sub、j、bne、bnq等