文件名称：存储器实验.rar
文件大小：425KB
文件格式：RAR
更新时间：2022-06-19 09:54:03
计算机组成原理
设计一个8位计算机的主存储器，地址线和数据线均为8位。该主存由连个独立的存储器构成： 数据存储器DMemory，存储空间为0~127; 指令存储器IMemory，存储空间为128~255. 控制台可以手工方式向数据总线D-BUS输送8位数据。 所有控制信号的含义参照TEC-5模型计算机。 二、设计要求 （1）两个存储器均采用2114静态存储器芯片构成。 （2）DMemory为可读写存储器，数据端口连接数据总线D-BUS。地址总线由地址寄存器AR给出。 （3）IMemory也为可读写存储器，写入时，数据总线连接D-BUS；读出时，数据总线连接指令总线I-BUS。地址总线由程序计数器PC给出。 （4）能够正确设计IMemory读出和写入的控制信号
【文件预览】：
存储器实验
----1.pdsprj(23KB)
----3_1.pdsprj.FADED.Lenovo.workspace(328B)
----Last Loaded 1.1.pdsbak(23KB)
----1.0.pdsprj.FADED.Lenovo.workspace(328B)
----2.JPG(63KB)
----1.0.pdsprj(22KB)
----5.JPG(51KB)
----Backup Of 3_1.pdsbak(22KB)
----6.JPG(24KB)
----4.JPG(64KB)
----1.1.pdsprj.FADED.Lenovo.workspace(3KB)
----Last Loaded 3_1.pdsbak(23KB)
----Last Loaded 1.pdsbak(23KB)
----Last Loaded 1.0.pdsbak(22KB)
----1.JPG(56KB)
----Backup Of 1.1.pdsbak(23KB)
----~$储器电路设计.docx(162B)
----1.1.pdsprj(23KB)
----3.JPG(74KB)
----Backup Of 1.pdsbak(23KB)
----1.pdsprj.FADED.Lenovo.workspace(3KB)
----7.JPG(16KB)