多周期cpu实现

【文件属性】：

文件名称：多周期cpu实现

文件大小：11.59MB

文件格式：ZIP

更新时间：2021-01-28 07:44:58

verilog

实现软件：vivado 指令存储器和数据存储器存储单元宽度一律使用8位，即一个字节的存储单位。不能使用32位作为存储器存储单元宽度。 控制器部分可以考虑用控制信号真值表方法（有共性部分）与用case语句方法逐个产生各指令其它控制信号相配合。