16位单周期CPU设计_1

【文件属性】：
文件名称：16位单周期CPU设计_1
文件大小：8KB
文件格式：ZIP
更新时间：2021-06-21 09:47:19
MIPS 16位 使用Verilog实现16位单周期CPU，并且进行PCPU的软件仿真 之前上传的那个是32位的，传错了不好意思

【文件预览】：
Testbench
----test.v(5KB)
MIPS
----adder.v(632B)
----regfile.v(946B)
----signext.v(654B)
----mux2.v(651B)
----datapath.v(2KB)
----ALU.v(2KB)
----MIPS.v(1KB)
----maindec.v(2KB)
----controller.v(967B)
----aludec.v(2KB)
----flopr.v(737B)