文件名称：verilog hdl经典例子
文件大小：5KB
文件格式：RAR
更新时间：2014-05-31 14:15:54
verilog
这都是些verilog经典的例子，例如译码器，多路选择器等等
【文件预览】：
基本时序逻辑功能
----移位寄存器.txt(1KB)
----8位数据锁存器.txt(1KB)
基本组合逻辑功能
----多路选择器（MUX）.txt(974B)
----二进制到BCD码转换.txt(1KB)
----7段译码器.txt(2KB)
----双向管脚（clocked bidirectional pin）.txt(628B)
----二进制到格雷码转换.txt(721B)
状态机举例
----一个同步状态机.txt(1KB)
基本语法
----元件例化与层次设计.txt(944B)