文件名称：浮点数转定点数Verilog
文件大小：2KB
文件格式：TXT
更新时间：2017-09-14 04:26:55
浮点转定点 FPGA Verilog
浮点数转定点数 FPGA Verilog
浮点数转定点数Verilog
【文件属性】：
网友评论
- 这代码肯定是不能硬件实现的，阻塞赋值和非阻塞赋值也用错了
- 还可以有参考价值
- 写的不是太好，浮点数也没有什么规范
- 这代码肯定是不能硬件实现的，阻塞赋值和非阻塞赋值也用错了
- 很有参考价值
文件名称：浮点数转定点数Verilog
文件大小：2KB
文件格式：TXT
更新时间：2017-09-14 04:26:55
浮点转定点 FPGA Verilog
浮点数转定点数 FPGA Verilog