基于微处理器的微机系统的硬件结构
任何一个基于微处理器的微机系统都是微处理器、存储器系统和I/O系统3个部分通过总线相互连接而成的。如下图：（图中的各部分内容是将要讨论的内容）
以下内容从应用的角度出发，着重了解微处理器、存储器和I/O端口和外部连接特性，即外部引脚的功能、逻辑定义和信息的传输方向等，而不在意他们的内部电路细节。
一、微处理器
微处理器在微机系统中的作用
微机系统的核心是微处理器，他是微机系统的控制单元，也称为*处理器CPU。如上图中所示，微处理器通过总线来连接存储器系统和I/O系统，通过执行存储在存储器中的指令，实现对存储器和I/O的访问与控制。
微处理器在微机系统中的主要工作有：
①在微处理器与存储器或者I/O之间传输数据；
②进行简单的算术和逻辑运算；
③通过简单的逻辑判定，控制程序的流向；
（微处理器正式通过这样一系列看似简单的工作，来完成很复杂的操作或者任务的）
32位微处理器家族，已拥有从iA80386开始到现在的Pentium一大批成员，其功能越来越强，处理速度越来越高。但他们的基本功能和对存储器空间及I/O空间的支持差别不大。所以，有时把iA80386作为32位微处理器的一个实例进行讨论。
由于不同微处理器内部结构的差异和所采用的新技术不同，所以微处理器的硬件兼容性不像软件兼容性那样强。
微处理器外部特性
微处理器的外部特性体现在它的信号线引脚上，32位微处理器的基本信号引脚，按功能及连接的对象不同，可划分成4组，分别叫做存储器及I/O接口信号、中断接口信号、DMA接口信号和协处理器接口信号，如下图：
值得指出的是，从80386到Pentium的外部引脚在数量上越来越多，但对用户来说，更感兴趣的还是微处理器面向存储器和I/O设备的有关信号引脚。图中所示的引脚显然做了简化之后的基本信号引脚。
上述个信号线的名称、功能、I/O及有效电平如下表：
微处理器面向存储器和I/O的接口信号
微处理器面向存储器和I/O的接口信号，包括地址、数据和控制信号。
①地址信号线
⑴A0和A1不出现在地址线上
在实模式下，地址线A2~A19有效；在保护模式下，地址线A2~A31有效。但是实际上，实模式的地址长度有20位，保护模式的地址长度有32位。那么还有2位地址线A0和A1到哪里去了呢？原来这两位地址被微处理器内部译码，与数据传输的字节数（数据宽度）一起产生字节允许信号
用以支持按4个独立的字节宽度的存储体（Bank0~Bank3）来组织32位存储器地址空间和I/O地址空间了。
对32位微处理器来说，地址信号线就是A2~A31.他们用于传输从微处理器到存储器和I/O设备的地址信息。
⑵CPU和存储器之间的地址线
在实模式下，20位地址给出了微处理器寻址1MB物理地址空间的能力。在寻址时，需要使用地址线A2~A31和字节允许线
。
另外，在保护模式下，通过软件提供的虚拟地址，可以寻址64TB的虚拟存储地址空间。
⑶CPU与I/O之间的地址线
无论是在实模式下还是在保护模式下，32位微处理器均具有独特的64KB的I/O地址空间。所以，在寻址I/O设备时，只需要使用地址线A2~A15和字节允许线
。
⑷存储器地址线与I/O地址线的区分
微处理器的地址信号线既连接到存储器，又连接到I/O设备接口芯片，那么，如何来识别从微处理器送出的地址信号是发给存储器的，还是发给I/O设备的呢？为此，微处理器设置了信号
=0时，表明是I/O总线周期，地址信号发给I/O设备。
②数据信号线
⑴32位微处理器的数据总线
32位微处理器的数据总线由32条数据线D0~D31构成，D31为最高位，D0为最低位。微处理器通过这些数据线与存储器及I/O设备之间进行并行通信。传输的信息有：对存储器的 读/写 数据与指令，对I/O设备的输入或输出数据、命令代码及状态，以及读取来自中断控制器的中断号等。
⑵字节允许信号在数据传输中的作用
在一个总线周期内，微处理器通过数据总线可以传输一个字节，也可以传输一个字或一个双字。因此，微处理器必须告诉外部电路数据将通过数据总线的那一部分进行传输，微处理器是通过激活相应的字节允许信号
来做到这一点。其中：
对应于数据线D0~D7
对应于数据线D8~D15
对应数据线D16~D23
对应数据线D24~D31
如果从存储器或I/O设备 读/写 一个数据字节，则使用1个
；读/写 一个数据字，使用2个
；读写一个数据双字使用4个
。字节允许信号与数据总线的关系如下图：
假设：字节允许代码
，将会产生多少字节的数据宽度？数据传输经过哪些数据线？
从上表可以知道，它传输一个数据字，并且是经过数据线D16~D31传输的。
③控制信号线
⑴总线周期指示信号
总线周期指示信号是指
。总线周期指示信号并不是直接对存储器和I/O设备接口的控制信号，而是在每个总线周期开始时发出总线周期指示码，然后，在微处理器外部的总线控制逻辑电路中，对三个总线周期指示信号所组成的总线周期指示码进行译码，产生对存储器和I/O设备接口的控制信号
。下面先来看看两个名词。
●总线周期
总线周期是微处理器完成一次对存储器或I/O设备端口读/写操作的过程。
因此，总线周期是处理器与外部交换数据的基本过程，并且，总线周期有不同的类型。
●总线周期类型
总线周期类型是由微处理器的总线周期指示信号及有关控制信号经过译码产生的存储器
读/写信号、I/O读/写信号和中断回答信号等不同控制信号类型。
可见，总线周期指示信号与微处理器的其他控制信号配合，才能产生存储器和I/O设备接口的控制信号。
3个总线周期只是信号可以有8种组合，即有8种总线周期指示码来给出8种不同类型的总线周期。总线周期指示信号与总线周期类型的关系如下图：
例如：若总线周期指示码
=010，则将产生什么类型的总线周期？
通过查表，我们可以知道，总线周期类型是：I/O数据读。因而产生
，
它从I/O设备读取数据。
⑵地址线A20屏蔽信号
A20屏蔽信号使处理器把地址限制在00000000h~000FFFFFh之间，就像8086处理器一样。这使得处理器系统可以像8086微处理器的1MB模式存储器系统一样工作。当访问1MB以内的存储空间时，屏蔽地址A20，
置
=0；当访问1MB以上的存储空间时，则开放地址线A20,置
=1.
⑶其他控制信号
●地址状态信号
逻辑0有效。
当它有效时，表示总线周期指示码（
）、
字节允许码（
）以及地址信号码（
）全为稳定状态，
表明总线周期指示码和地址信号码有效的。
●准备好信号
逻辑0有效。
当它无效时，表示存储器或I/O设备尚未准备好，要求在当前总线周期中插入等待状态。
只有当它变为有效时，即慢速存储器或I/O设备准备好时，才允许与微处理器交换数据。
●总线*信号
逻辑0有效。
当它有效时，*共享资源，以独占使用。此信号用于支持多处理器结构。
④微处理器面向外部中断的接口信号
面向外部硬件中断的信号有两种：可屏蔽中断请求
和不可屏蔽中断请求
。
⑴可屏蔽中断请求
INTR逻辑1有效。当它有效时，表明I/O设备需要得到服务。微处理器识别出一个有效的中断请求后，
在条件允许时，启动一个中断响应总线周期，其总线周期指示码为000.这个总线周期指示码被送
到总线控制逻辑电路译码，产生一个中断响应信号
，通知I/O设备中断请求已经得到同意，
并通过数据线从外部中断控制器读取中断类型号。这样就完成了中断请求与中断响应的握手过程。
可见，中断响应信号
，并不是由微处理器直接发出的。
⑵不可屏蔽中断请求
上述可屏蔽中断请求
可以通过对标志寄存器的IF位置1或者置0来予以允许或禁止。
而不可屏蔽中断请求
则不能。只要在
端出现0到1的跳变，一个中断服务请求就
被*在微处理器之内，而与IF位的状态无关。
⑤微处理器面向
的接口信号
面向外部DMA控制器的信号只有两个：
和
。
当外部的DMA控制器要求占用总线控制权时，它就通过HOLD信号向微处理器或者仲裁器提出申请。在当前总线周期完成后，微处理器就进入保持状态，使总线信号处于高阻态，并通过HLDA信号线通知外部DMA控制器它已经交出了总线控制权。这样就完成了保持请求/保持响应的握手过程。
至于DMA控制器何时要求占用总线控制权，这是由I/O设备决定的，即当I/O设备需要与存储器进行DMA方式数据传输时，由I/O设备向DMA控制器提出请求DREQ，然后才由DMA控制器向微处理器发总线保持请求HOLD，申请占用总线控制权。
二、存储器系统
①存储器的分类
存储器可分为主存储器和辅助存储器。而主存储器包括只读存储器ROM和随机存储器RAM。辅助存储器有闪盘、硬盘等。
（一）ROM存储器
ROM存储器是将程序或者数据已经写入，但是用户只能读取，故称为只读存储器。比如：系统配置的BIOS程序就是存放在ROM存储器中的，并且不会因为停电而丢失，因此，开机就可以运行其中的引导程序。
因为只读不写，故ROM存储器只设置输出允许
和芯片允许
控制信号。
当存储在ROM中的程序或者数据需要改变，而且又要长期保存，并且在关机停电后不会丢失时，可以采用另外一种ROM，他们是EPROM和EEPROM，前者叫做可擦除可编程只读存储器，如：2716EPROM。后者叫电可擦除可编程只读存储器，它不需要通过专用的工具（编程器）来擦除，然后再重写。
此外，快闪存储器与下面将要讨论的SRAM存储器的唯一区别是快闪存储器需要12V编程电压来擦除原有的数据和写新的数据。
（二）RAM存储器
RAM存储器可以随时从中读取或者写入程序与数据，故称为随机存取存储器。所以，RAM存储器除了设置输出允许
和输入允许
控制信号外，还需要设置写允许信号线。一旦关机或者停电，就会丢失所有数据。
RAM存储器可分为静态SRAM和动态DRAM。其差别在于是否要求RAM中的信息进行定时刷新（周期性地读取或者写入），静态SRAM在信息写入之后，不需要额外进行刷新就能维持，而动态RAM要维持写入的信息不小时，就必须不断地刷新。
②存储器件的外部特性
为了与微处理器连接并且交换信息，存储器件一半都可以有以下（引脚）信号线：
●地址线（输入）
用来选择存储器件中的存储单元。地址线总是被标为从最低位A0到An。
●数据线（双向）
用来从存储单元读写数据。通常标为D0~Dn
●选择线（输入）
用于选择或允许存储器件芯片，称为片选
或者片允许
。如果或者有效，
则存储器件执行一次读/写操作；若无效，则存储器件被关闭，也就是不能执行读/写操作。
●控制线（输入）
用来控制存储器件数据的输入或者输出。ROM与RAM的控制线稍微有不同：
a：ROM使用输出允许
控制信号，若
有效，且
有效，则允许输出；
b：RAM使用一条或者两条控制线，使用一条控制线时就是
。
当
=1时，允许读（输入）；
当
=0时，允许写（输出）；
③存储器地址空间的存储体组织
（一）存储器地址空间的存储体组织
32位微处理器，在保护模式下32位地址线可以形成4GB的物理存储器地址空间。
从软件的观点来看，存储器可以按字节来寻址，其地址范围是从00000000h~FFFFFFFFh。
从硬件的观点来看，此物理地址空间由4个独立的字节宽度的存储体（Bank0~Bank3）组成32位宽度的存储器，如下图：
这种32位宽度的存储器组织结构允许以字节、字或者双字为单位访问存储器。
（二）存储器地址空间的访问格式
虽然32位存储器地址空间在硬件上是以双字存储单元组织的，但在软件上实际访问存储器时，不一定都是固定以双字存储单元进行存取，而是有3中不同宽度，即3中访问格式：
a：访问双字的1个字节
可以访问双字中4个字节的任何一个字节，具体访问哪一个字节，取决于
哪一个字节允许信号有效，如下图：
只有
，其他的字节允许都无效，表示访问保存在Bank1中的字节数据D8~D15.
b:访问双字中的一个字
可以访问双字中2个字的任何一个字，具体访问哪一个字，取决于哪2个字节允许信号同时有效。
如下图：
图中表示访问保存在Bank0和Bank1中的字数据D0~D15。
c：同理，访问一个双字的道理也是一样的，如下图：
I/O系统
①I/O 的地址空间
32位微处理器的I/O子系统的地址空间与早期的8086微处理器的I/O系统完全兼容。I/O地址线都是16根，故系统中的I/O空间都是64KB，并且都采用IN和OUT指令在微处理器和I/O设备间传输I/O数据。
I/O接口通常连接的是8位的I/O设备，如打印机和键盘。不过现在已经有16位甚至32位的I/O设备，如图像显示器接口等。这些更宽的I/O通道提高了微处理器到I/O设备间的数据传输率。
对32位的I/O设备，I/O地址线A0~A1不出现，端口地址线是A2~A15,并且用
来选择传输一个字节、字、双字的I/O数据。
以上是独立编址的I/O空间，对存储器映射的I/O系统就有所不同，如果采用存储器映射的I/O，那么I/O空间的大小可以比64KB大得多。对存储器映射的I/O，因为I/O设备被当成存储器，故用于在微处理器与存储器系统之间传输数据的指令都可用来进行I/O传输。
②微处理器与I/O系统的接口
（一）I/O系统接口的任务
I/O系统接口的任务是，把微处理器的地址、数据和控制信号线转换成外围支持接口芯片相应的信号线。具体任务如下：
（1）提供外围接口芯片的选择信号，这个由I/O地址译码电路完成；
（2）提供I/O读/写控制信号，这个由总线控制逻辑电路实现；
（3）提供I/O数据传输方向控制信号，这个由数据总线收发器执行；
（4）提供I/O写数据宽度的控制信号，这个由I/O存储器写控制逻辑电路完成；
③总线
（一）地址总线
用于寻址存储器的一个存储单元或者I/O设备的一个I/O端口（寄存器）。
如果寻址I/O，则地址总线包含0000h~FFFFh的16位I/O地址。16位I/O地址可以选择64K个不同的8位I/O设备。
如果寻址存储器，则地址总线包含存储器地址，地址总线宽度随着微处理器的不同而变化。16位微处理器寻址1MB存储器，使用20位地址选择00000H~FFFFFH之间的单元。32位微处理器寻址4GB存储器，用32位地址选择00000000h~FFFFFFFFh之间的单元。
（二）数据总线
用于在微处理器与它的存储器和I/O地址空间之间传输信息。Inter微处理器系列各个成员传输数据的宽度各不相同，从8位到64位宽。所有微处理器的存储器容量都按字节计算。
8088有8位数据总线，一次传输8位数据；
8086有16位数据总线，一次传输16位数据；
32位微处理器一次传输32为数据；
较宽数据总线的优势在与能够提高数据传输的速度。
（三）控制总线
用于控制存储器或者I/O设备完成读/写操作，大多数微机系统都是有4条控制线：存储器读控制
、
存储器写控制
、I/O写控制
。控制信号是低电平有效。
例如：
如果
=0，则微处理器将通过数据总线向一个I/O设备写数据，并且该设备的地址出现在地址总线上。
微处理器读取一个存储单元的内容时，线通过地址总线发出一个存储器地址，然后发出存储器控制信号（
），便从目的存储器读取数据，最后将从存储器读出的数据通过数据总线送到微处理器。当向存储器写时，按同理一次进行，区别是发出的是写操作控制信号，而数据则是通过数据总线从微处理器传出。