Xilinx_JESD204B_实操
说明：通过FPGA的高速数据接口JESD204B对AD9625进行高速采集，分析通道对齐过程，sync时高时低分析，ADC数据提取，读写JESD204B IP AXI时序代码（可通过VIO实时查看JESD204B IP核的状态）。
环境：Vivado2018.3。
IP核：JESD204(7.2)。
参考手册：pg066_jesd204 v7.2。
资料以及IP_licence：JESD204B
AXI协议资料：AXI
Xilinx JESD204B IP AXI驱动代码：Xilinx JESD204B IP AXI驱动代码
工程代码、ADC SPI驱动、AXI对JESD204B IP核进行读写：联系微信：Crazzy_M