目录
1. uvm_reg_adapter
2. RAL
2.1 definition
2.2 FrontDoor Reg Write
2.3 Backdoor Reg Write
2.4 predictor
3. 模板
3.1 集成、连接
4. uvm_reg 访问方法
4.1 寄存器模型内建序列
寄存器模型中的uvm_reg_adapter，适配器，提供了reg2bus和bus2reg的接口，充当uvm_reg_map（寄存器信息）和uvm_sequencer中的转换器。uvm_reg_map操作uvm_reg_bus_op类型的item，而uvm_sequencer操作uvm_sequence_item类型的item。
1. uvm_reg_adapter
内部两个纯虚方法，必须由继承的子类实现：
pure virtual function uvm_sequence_item reg2bus(const ref uvm_reg_bus_op rw);
pure virtual function void bus2reg(uvm_sequence_item bus_item, ref uvm_reg_bus_op rw);