引言：上一篇文章我们介绍了ZYNQ SOC设计流程及Hello Word实验，本节我们在上一节实验的基础上继续使用Xilinx SDK自带的测试例程测试内存和DRAM，以验证SOC芯片及SDRAM是否可以正常工作，实验内容包括：
- ZYNQ SOC片上内存测试
- DDR3 DRAM测试
1.实验系统框图
本实验系统框图如图1所示。
图1、实验系统框图
2.硬件平台设计
本节硬件平台与上一节Xilinx ZYNQ SOC入门基础之Hello Word实验中完全相同，不再介绍。
3.软件设计
我们打开上一节Vivao工程，并打开SDK软件开发环境，如图2所示。图3显示了上一节的软件例程。
图2、加载SDK
图3、HelloWord软件例程
3.1 ZYNQ SOC片上内存测试
Step1：新建软件应用工程。
Step2：工程命名OCM_Test，点击NEXT。
Step3：选择Memory Tests，点击Finish，给电路板上电。
Step4：建好的OCM_Test工程如图所示。
Step5：在OCM_Test上右击，选择Debug_As，然后选择Debug Configurations....
Step6：在Xilinx C/C++ application(System Debugger)上双击。
Step7：选中产生的Debug_OCM_Test.efl，并勾选上Reset entire system和Program FPGA，然后点击Debug。
Step8：加载数据流
Step9：在控制台添加串口
Step10：SDK Terminal显示片上存储器测试信息，可以看到片上存储器测试通过。
3.2 DDR3 DRAM测试
Step1：新建软件应用工程。
Step2：工程命名DDR3_Test，点击NEXT。
Step3：选择Zynq DRAM tests，点击Finish，给电路板上电。
Step4：建好的DDR3_Test工程如图所示。
Step5：在DDR3_Test上右击，选择Debug_As，然后选择Debug Configurations....
Step6：在Xilinx C/C++ application(System Debugger)上双击。
Step7：选中产生的Debug_DDR3_Test.efl，并勾选上Reset entire system和Program FPGA，然后点击Debug。
Step8：加载数据流
Step9：点击运行按钮
Step10：SDK Terminal显示测试DRAM选项，可以选择不同的测试DRAM测试长度。
Step11：我们选择测试“4”，DRAM测试空间256MB。控制台中输入4，然后点击Send。
Step11：测试结果如图所示，完成DDR3 DRAM测试。
至此，我们完成了ZYNQ SOC片上存储器测试以及外部DDR3 DRAM硬件测试，可以验证存储器硬件设计正确。
更多其他技术文章可以关注我的微信公众号“FPGA技术实战”，欢迎交流 ！