FPGA笔试题总结（1）
FPGA笔试题
进制之间的转换
进制之间的转换按照下面的顺序进行转换
从上面可以看出，不同进制之间的转换是以2进制为核心。
例1、10101.01011转换成8/16/10进制
例2、十进制21.34375转换成2/8/16进制
例3、八进制数（25.26）转换成2/10/16进制
例4、十六进制（15.58）转换成2/8/10进制
有符号数的补码和运算
例1、有符号数的原码
最高位为符号位，然后将有符号数进行二进制转换即可。最高位为1则表示负数、为0表示正数。（只能表示个数据）
例2、有符号数的反码
先将有符号数的原码写出，然后正数的反码是其本身，负数保持符号数不变，其余位按位取反。（只能表示个数据）
例3、有符号数的补码
先获得有符号数的反码，然后正数的补码是其本身，负数的补码是其反码加一。（可以表示个数据）
例4、有符号数的加减法和乘法
首先进行扩位，对于加减运算，结果位数=max(a的位数，b的位数)+1
乘法符号位相与放在最高位，结果位数=a的位数+b的位数+1
对于乘法运算
逻辑表达式的简化
例1、为什么要进行逻辑表达式简化？咋么样的表达式才是最简表达式？
化简后的逻辑表达式构建电路时，可以节省成本。
最简表达式一般时最简与-或表达式，最简与或表达式意味着表达式中与项最少，每一个与项中变量的个数最少。
例2、逻辑代数化简基本公式
例3、将最简与或表达式化简成与非-与非/与或非/或非-或非
将最简与或表达式化简成与非-与非
例4、利用卡诺图化简逻辑表达式
MOS电路/门电路/组合逻辑电路
例1、CMOS/TTL/ECL电路比较
例2、TTL和CMOS逻辑之间可以互联吗？
从上面我们可以看出，当使用CMOS驱动TTL时，CMOS输出的高低电平均被TTL的输入识别成高低电平，所以CMOS可以驱动TTL电平，但是当TTL驱动CMOS时，当TTL输出高电平时有可能识别成未知状态，所以TTL不能驱动CMOS。
例3、硬件电路如何实现线与功能
例4、CMOS门电路为什么不能线与
直接线与的话会产生从电源到地的通路，然后烧CMOS管
例5、画出CMOS非门电压电流传输特性曲线
例6、单管传输门和双管传输门的区别
例7、画出非门和受控非门的CMOS电路
例8、画出与非门和受控与非门的CMOS电路
例9、用pmos和nmos搭Y=AB+CD
例10、一位比较器的门电路实现、输出Y0(>)，Y1(=)，Y2(<)
例11、半加器和全加器的门电路实现
例12、什么叫做竞争与冒险，如何消除
时序逻辑电路
例1、画出D触发器的门电路实现
SR锁存器
例2、setup/hold time和Tpd、Tcd、Tskew之间的关系
例3、如何修复建立时间和保持时间
一般情况下保持时间都会满足。
例4、同步和异步时序电路的概念和区别
例5、同步复位和异步复位的区别
例6、Moore与Mealy FSM区别
例7、为什么D触发器要满足建立时间和保持时间
FPGA和IQ题
例1、选择FPGA的时应该考虑哪些因素
例2、FPGA/CPLD/ASIC的区别
例3、10棵树，要求种成5行，且每行4棵树，该咋么做？
参考文献
数字IC与FPGA面试笔试题讲解1：上面中的截图均是来自该课程，这是博主在学习的时候做的笔记。课程讲的很棒，值得学习。
总结
创作不易，认为文章有帮助的同学们可以关注、点赞、转发支持。为行业贡献及其微小的一部分。或者对文章有什么看法或者需要更近一步交流的同学，可以加入下面的群：