错误
[USF-XSim-62] ‘compile’ step failed with error(s). Please check the Tcl console output or ” file for more information.
解释
这种错误是由于testbench文件语法错误,但是testbench的语法vivado不检查,检查修改那么就不会出现仿真报错。
[USF-XSim-62] ‘compile’ step failed with error(s). Please check the Tcl console output or ” file for more information.
这种错误是由于testbench文件语法错误,但是testbench的语法vivado不检查,检查修改那么就不会出现仿真报错。