DSP TMS320F28377D与TMS320F28335硬件资源对比
最近进行28377双核+双CLA程序的开发，目前总结出28377与28335相比的硬件资源优势，具体的程序，实现功能及效果演示将在之后不断更新，感谢大家的支持,如果有存在错误的地方，欢迎大家在评论中指出
1双核架构
- 两个 TMS320C28x 32位CPU 200MHz 28335： 150MHz
- IEEE-754 单精度浮点单元(FPU)
- 三角法数学单元 (TMU) 28335： 无
TMU是TI开发的针对三角函数，除法，开方等数学运算的硬件加速器。可以在5个cycles之内计算出sin, cos, arctan, 1/x等函数，
- Viterbi / CRC/复数运算数学单元(VCU-II) 28335： 无
Viterbi算法-机器学习，CRC-循环冗余校验，复数运算-快速傅里叶变换（FFT，复数滤波器加速器
2两个可编程控制律加速器32位CLA 200MHz 28335： 无
- IEEE-754 单精度浮点单元(FPU)
- 独立于主CPU 之外执行代码
3片上存储器
- 1MB FLASH 28335:256KB FLASH
- 204KB SRAM 34KB
4系统外设
- 两个支持外部存储器接口 (EMIF)-一个可由双核CPU， 28335： XINTF仅支持异步RAM
一个可由CPU1及CLA1读取支持异步RAM和同步RAM - 双 6 通道直接存储器存取 (DMA) 控制器
- 多达 169 个支持输入滤波的独立可编程、复用通用输入/输出 (GPIO) 引脚
28335：88个 - 两个扩展外设中断控制器 (ePIE)-每个最多可支持192个外设中断 28335：88个
- X-bar结构：
输入X-bar：选定任意GPIO引脚作为X-bar输入 送入DSP内 部外设(EPWM,ADC等)
输出X-bar：将DSP内部外设（ADC事件触发，CMPSS比较信号等）汇总成8个OUTPUT信号送入任意GPIO引脚
28335：无
5模拟子系统
-
四个模数转换器 (ADC)
16位采样精度，差分输入（共模干扰抑制），8路采样通道 28335：12位采样精度，16路采样通道，单端输入
12位采样精度，单端输入， 16路采样通道
外部比例参考电压每个ADC上有单个S/H采样保持电路
16个转换启动（SOC），每个输入通道的触发及采样窗 28335：基于排序器
可单独配置 -
4个后续处理模块（PPB） 28335：无
-固定偏移矫正
-设定点误差计算（硬件完成电压偏置，无需软件运行）
-上，下限和零交叉检测，并可以触发PWM事件及中断
-延时捕获（记录SOC触发到开始采样的延时） -
3个12位缓冲DAC模块 28335：无
-
8个比较器子模块 28335: 无
-斜坡发生器-控制电流谐波补偿
-2个数字滤波器-抗干扰
-2个比较器-过流过压保护
-2个DAC模块(3个通道可以作为正弦波方波模拟信号输出)
6 增强型控制外设
- 24 条具有增强功能的脉宽调制器 (PWM) 通道 28335： 18条PWM通道
- 16 条高分辨率脉宽调制器 (HRPWM) 通道 6条HRPWM通道
– 8 个 PWM 模块的 A 和 B 通道均可实现高分辨率
– 死区支持（对于标准和高分辨率均支持） - 6 个增强型捕捉 (eCAP) 模块
- 3 个增强型正交编码器脉冲 (eQEP)模块 28335: 2个
- 2块Σ-Δ滤波器模块 (SDFM)模块 28335：无
-4条输入通道，
-比较器-检测过流过压等并响应
-外挂调制芯片组成Σ-ΔADC
采样精度最高可以到32位
线性度好，采样精度更高，量化误差更小但有延迟;
7 可配置逻辑块 (CLB) -更正：虽然官网手册中注明，但此模块在28379中才有
28335：无
- 4 输入查找表 (LUT4) 子模块
- 计数器子模块
- 有限状态机 (FSM) 子模块
- 输出 3 输入查找表（输出 LUT）子模块
- 高级控制器 (HLC) 子模块
8通信外设-通信；
- USB 2.0 (MAC + PHY) 28335：无
- 支持 12 引脚 3.3V 兼容通用并行端口 (uPP) 接口 28335：无
- 2个控制器局域网 (CAN) 模块
- 3个高速（最高 50MHz）SPI 端口 28335：1个
- 2个多通道缓冲串行端口 (McBSP)
- 3个SCI模块
- 2个 I2C 接口 28335：1个