-
STC89C51本身内含40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中端口，3个16位可编程定时计数器,2个全双工串行通信口，STC89C51可以按照常规方法进行编程，但不可以在线编程。
-
STC89C51为40脚双列直插封装的8位通用微处理器，采用使用经典的MCS-51内核。在内部功能及管脚排布上与通用的8xc52相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC内部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有：XTAL1（19脚）和XTAL2（18脚）为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd（9脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40脚）和GND（20脚）为供电端口，分别接+5V电源的正负端。P0~P3 为可编程通用I/O脚，其功能用途由软件定义，在本设计中，P0端口（32~39脚）被定义为N1功能控制端口，分别与N1的相应功能管脚相连接，13脚定义为IR输入端，10脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12脚、27脚及28脚定义为握手信号功能端口，连接主板CPU的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。
-
P0口：P0口是一组8位漏极开路型双向I/O 口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间**内部上拉电阻。在Flash 编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
-
P1口：P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。与AT89C51不同之处是，P1.0和P1.1还可分别作为定时/计数器2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX）。Flash编程和程序校验期间，P1接收低8位地址。
-
P2口：P2是一个带有内部上拉电阻的8 位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口P2写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX @DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVX @RI指令）时，P2口输出P2锁存器的内容。Flash编程或校验时，P2亦接收高位地址和一些控制信号。
-
P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能P3口还接收一些用于Flash 闪速存储器编程和程序校验的控制信号。
-
P3口的第二功能
| IO口 | 第二功能 |
|---|---|
| P3.0(RXD） | 串行数据接收端 |
| P3.1(TXD） | 串行数据发送端 |
| P3.2(INT0） | 外部中断0输入 |
| P3.3(INT1） | 外部中断1输入 |
| P3.4(T0） | Timer0计数器输入 |
| P3.5(T1） | Timer1计数器输入 |
| P3.6(WR) | 写外部存储器的脉冲输出 |
| P3.7(RD) | 读外部存储器的脉冲输出 |
-
RST:复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。
-
ALE/PROG:当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个AL脉冲。对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条 MOVX 和MOVC指令才能将ALE**。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。
-
PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。
-
EA/VPP:外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H—FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器中的指令。Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。
-
XTAL1：振荡器反相放大器的及内部时钟发生器的输入端。
-
XTAL2：振荡器反相放大器的输出端。
-
P0、P1、P2、P3口区别
1、意思不同
P0口作输出口用时，需加上拉zhi电阻。P0口有复用功能。当dao对外部存储器进行读写操作时，P0口先是提供外部存储器的低8位地址，供外部存储器地址锁存器锁存，然后充当数据线，用于写出或读入数据。P1口、P2口只是普通IO口。
2、功能不同
P0口第一个功能是数据接口，第二个功能是地址低八位，P2口第二个功能是地址高八位。另外除了P0口没有内部上拉电阻外，其他三个都有内部上拉电阻。
3、用法
信号输出和交互接口，编程可以确定不同的功能，例如连接液晶屏，作为控制信号输出输入等。由于没有端口复用功能，所以，P0口的V1变成了一个上拉电阻。由于内部就有上拉电阻，所以，作为GPIO时，P1口不需要接上拉电阻，当然，您接了也没关系啦，就相当于两个上拉电阻并联。 -
基本功能
1、P1 就没多少功能，就是个准双向I/O口。
2、P0当准IO口使用，也就是既可以用作输出口，也可以用作输入口。
3、P3口除了是个准双向I/O口外，第二功能很重要。 -
扩展
1、P0口：真正的双向口，输出锁存，输入缓冲，输入前要先置1（KEIL包含的头文件已经有动作了，如果用汇编，要人工置1），输出为漏极开路，输出一般都要上拉电阻。输入为高阻态，能驱动8个TTL负载。当有片外存储器时，作数据线使用。
2、P1口：最简单的口，输入也要先置1，无高阻态，只能是输出或者输入。能驱动4个TTL负载。
3、P2口：I/O（输入/输出）与P1口一样，当有片外存储器时，作地址线使用，寻址64K片外数据存储器。能驱动4个TTL负载。
4、P3口：I/O（输入/输出）与P1口一样，但无论输入输出都要先置1。具有很多复用功能。