ONFI ZQ Calibration
ZQ校准指的就是我们见到的例如DDR3 SDRAM有个引脚需要外接240R电阻，起到的作用就是ZQ校准。
以下信息来自于ONFI V4.1 协议规范。
文中的意思表示：
ZQ校准是可选的，但建议用于速度超过400MT / s的NV-DDR3接口。
ZQ校准对于NV-DDR2接口是可选的。
就是在DDR2中可以用也可以不用，因为本身速度不高
ZQCL
通过发出用于ZQCL的F9h命令（ZQ长校准）和发出用于ZQCS的D9h命令（ZQ短校准）来执行ZQ校准。ZQ校准用于校准NAND Ron和ODT值。
在初始化时需要更长的时间来校准输出驱动器和片上终端电路，而执行周期性校准则需要相对较少的时间。
ZQCL用于在上电初始化序列之后执行初始校准。取决于系统环境，控制器可以随时发出启用ZQCL的命令。ZQCL触发NAND内部的校准引擎，一旦实现校准，校准后的值就会从校准引擎传输到NAND IO，后者会更新输出驱动器和片上终端值。ZQCL被允许在tZQCL的时间周期内执行完整的校准和值的传输。
ZQCS
ZQCS命令用于执行定期校准以解决电压和温度变化。提供了更短的时序窗口，以执行时序参数tZQCS定义的值的校准和传输。
一个ZQCS命令可以有效地纠正至少假设在表57和表74中指定了最大灵敏度，则所有速度仓在tZQCS内的RON和Rtt阻抗误差为1.5％（ZQ校正）。ZQCS命令之间的适当间隔可以从这些表和其他特定于应用程序确定参数。
ZQCS命令间隔
给出了一种计算ZQCS命令之间间隔的方法，给定NAND在应用中要经历的温度（Tdriftrate）和电压（Vdriftrate）漂移率。
该间隔可以通过以下公式定义：
注意事项
在tZQCL或tZQCS的持续时间内，控制器不得在NAND通道（即数据总线）上执行其他任何活动，包括读取状态。
NAND通道上的安静时间允许对输出驱动器和芯片上端接值进行精确校准。
对于多通道程序包，即使设备未与执行ZQ校准的LUN共享通道，在ZQ校准期间所有通道也不应进行任何数据传输。
一旦实现NAND校准，NAND应禁用ZQ电流消耗路径以降低功耗。
NAND阵列操作可能不会在执行ZQCS或ZQCL操作的设备上发生。
与执行ZQCS或ZQCL的设备共享ZQ电阻的任何设备都可能发生NAND阵列操作。
在校准过程中，连接到DQ总线的所有设备均应处于高阻抗状态。
R / B＃信号将在运行期间被设备拉低，校准时间，但是如果其他设备将共享R / B＃驱动为低电平，则要求主机在向数据总线发出任何命令之前等待最大的tWB + tZQCS（请参见图118）。
如果在ZQ校准期间发出了RESET命令，则不能保证NAND器件输出驱动器强度和ODT的状态，主机应重新运行校准操作。
如果在ZQ长校准（ZQCL）操作期间发出了RESET命令（FFh，FAh，FCh），则将执行RESET操作，并且NAND器件将恢复为出厂设置，以获取输出驱动器强度和ODT值（例如，好像未执行ZQ校准一样）。
如果在ZQ短路校准（ZQCS）操作期间发出了RESET命令（FFh，FAh，FCh），则将执行RESET操作NAND设备将返回到供应商特定的设置以获取输出驱动器强度和ODT值。
当使用RESET命令中止ZQCL或ZQCS时，复位时间将小于10us（即tRST <10us）。
在NAND设备之间共享ZQ电阻的系统中，控制器必须不允许设备之间的tZQCL或tZQCS有任何重叠。