中文原文地址：http://group.chinaaet.com/109/79500
Zynq的 PS 和PL部分通过如下接口连接
• 两个32位AXI主端口（PS Master）
• 两个32位AXI从端口（PL Master）
• 四个32、/64位高性能端口（PL Master）
• 一个64位加速器一致性端口（ACP）(PL Master)
• 四个来自PS和PL的时钟
• PS到PL的中断
• PL到PS的中断
• DMA外设请求接口
这个方框图展示了这些不同的接口
ARM的AXI是丛发导向的协议，用于高带宽同时可提供低延迟。每个AXI端口包含独立的读写通道。有一种AXI协议用到很多接口，叫AXI4-精简版，它是一个简单的协议，可用于寄存器控制/状态接口。例如，Zynq XADC使用AXI4-精简版接口连接Zynq 的PS部分。
有关AXI更多详情请点击这里 http://www.arm.com/products/system-ip/amba/amba-open-specifications.php
在设备中的PS对接到PL侧时，Zynq SoC支持三种不同的AXI传输类型
- AXI4 Burst transfers
- AXI4-Lite for simple control interfaces
- AXI4-Streaming for unidirectional data transfers
每个接口的理论带宽定义如下
你必须使用Zynq SoC的DMA控制器来实现上表中的最高速度，另一项额外收益是当PS为master时，DMA控制器降低了Zynq SoC上的ARM Cortex-A9 MPCore处理器上的负荷，如果不使用DMA控制器，PS到PL的最大传输速率是是25Mbps。
总而言之，在PS和PL之间有14.4Gbps(115.2Gbps0的惊人理论带宽！在接下来的几个博客中，我们会更详细地介绍我们是如何创建和使用器件PL部分的外设以提高系统性能。作为工程师，我们有责任选择最优的接口、使用最具成本效益的方法来达到理想的系统性能。