DDR3内存的初始化过程在JEDEC有详细的介绍，我看的是Hynix的文档，内容大同小异。
不过初始化过程要对照着图片来看，细心点就能理解。
初始化过程如下：
1.首先上电（RESET#推荐保持在 0.2XVDD；其他的输入没有定义）。RESET#信号需要用稳定电源保持最少200us。在图中可以看出来，CKE需要在RESET#拉高之前被拉低，且最少维持10ns。
2. 在RESET#被拉高之后，需要等待500us直到CKE被拉高。在这段时间内，DRAM会开始内部状态的初始化，这个过程是独立于外部时钟完成的。
3.在CKE拉高之前，时钟（CK，CK#）必须开始且稳定至少10ns或5个tCK。图中可以看到一个tIS时间，这个时间是CKE关于时钟的setup时间，因为CKE是一个同步信号。在CKE拉高之前且使用tIS设定自己的同时，NOP和Deselect命令也必须registed。在Reset之后当CKE拉高，CKE就必须持续拉高直到初始化过程结束。图中可以看到CKE持续拉高到tDLLK和tZQinit都截止的时候。
4.在Reset#拉低的时候，DDR3 SDRAM的ODT一直保持高阻态。除此之外，ODT还在RESET#拉高到CKE变高这段时间维持了高阻态。在tIS之前，ODT的输入信号可能在一个未定义的状态。在CKE拉高之后，ODT的输入信号不会变化，一直处于LOW或者HIGH的状态。若是在MR1中设置打开了RTT_NOM，ODT输入信号会处于LOW状态。总的来看，ODT输入信号会维持不动直到初始化过程结束，直到tDLLK和tZQinit截止。
5. 在CKE拉高之后，在发送第一个MRS命令到load mode register之前，需要等待tXPR，这个时间是RESET CKE的exit时间。（tXPR公式： tXPR=Max（tXS，5x tCK））
6. 发送MRS命令给MR2（BA0,2=0 and BA1=1）
7. 发送MRS命令给MR3（BA2=0 and BA0,1=1）
8. 发送MRS命令给MR1 且**DLL（发送DLL enable命令，需要A0=0，BA0=1且BA1,2=0）
9.发送MRS命令给MR0且 RESET DLL（发送DLL RESET命令，需要A8=1，BA0,1,2=0）
10. 发送ZQCL命令开始ZQ校准过程。
11. 等待tDLLK和tZQinit完成。
12. DDR3 SDRAM可以开始进行一般操作了。