电路描述及参数
ADC：模数转换，将模拟信号变成数字信号，便于数字设备处理。
DAC：数模转换，将数字信号转换为模拟信号与外部接口。
性能参数：
MSR：采样率，定义单位周期或时间内的从信号中的采样点数，采样率越高后级的数字表示精度越高。
SFDR：无杂散动态范围，指载波频率与最大噪声的幅度比值，表征的是信号源失真。
SNR：输出的信号电压与噪声电压的比值（dB），SNR越高信号的噪声越小。
PCB设计要点分三点：
1，布局要点
Ø 电源布局及电源去偶
Ø 前级放大、衰减、滤波
Ø 相同结构对称布局
Ø 多路隔离
2，布线要点
Ø 最小回路电源分割
Ø 最短模拟前段走线衰减控制
Ø 阻抗连续控制
Ø 屏蔽包地处理
Ø 多路隔离处理
Ø 数模共地处理
Ø 磁珠桥连分地短接
Ø 模拟区平面处理
3，设计建议
布局要点Ø 电源布局及电源去偶-LDO供电系统
注：LDO供电在1MHz以下的低频噪声抑制性好，而高频噪声会通过电源和地回路向负载耦合。所以在后级需要LC和局部电源去耦，保证负载附近的高频噪声去耦。
Ø 电源布局及电源去偶-DC_DC供电系统
传统上的DC_DC电源不宜直接为ADC供电，但现在的DC_DC通过：后置滤波、精心设计的布局布线、多级的LC滤波已可以为ADC提供低噪声的供电系统。
DC_DC与LDO给ADC的供电优势：转换效率更高，可节约功耗；减小热输出，对额外散热需求减小。
Ø电源布局及电源去偶-回路要求及去偶电容布局
为保证供电系统的ADC瞬态电流的响应，需要给ADC电源提供一个大容量电容。电容应当是10uF-47uF左右的低ESR陶瓷或钽电容。ADC芯片的局部电源去耦需要靠近管脚放置小容值的高频去耦电容，电容应当是0.1uF-1uF范围内的低ESR陶瓷电容。此类电容能很好滤除芯片翻转引入的电源SSN噪声且能为芯片提供高频电流。
1. 电源模块避免靠近前级模拟输入。
2. 电源到负载路径短，减少传输噪声耦合。
3. 高频去偶电容靠近芯片电源管脚。
Ø前级放大、衰减、滤波布局
1. 输入前段布局紧凑。
2. “一”字布局，避免U型、L型布局。
3. π衰\π滤波布局功能实现。
Ø相同结构对称布局
处输入图片描述
多路相同电路结构布局采用对称布局；保证走线长度一致、相位一致。
Ø多路隔离
击此处输入图片描述
1.增加多路之间的布局间距。
2.增加屏蔽腔体或屏蔽墙。
布线要点Ø最小回路电源分割
1.除考虑模拟电源布局不能靠近 前级输入外，在传输路径上应做到最短、回路最小以减小电源噪声引入。
Ø最短模拟前段走线衰减控制
设计要点：
ü 最短布线长度。
ü 隔层参考阻抗控制，增加布线宽度。
ü 圆弧拐角、进盘渐变走线。
ü 第2层挖空，第3层铺模拟区下方铺地。
Ø阻抗连续控制-焊盘隔层处理
设计要点：
ü器件焊盘是布线链路上阻抗突变最严重的一个因素点，隔层参考可减小焊盘增加链路走线线宽变化带来的阻抗突变。
ü第2层挖空，第3层铺模拟区下方铺地。
Ø屏蔽包地处理
设计要点：
ü 屏蔽地孔间距大小决定了EMC辐射泄露的大小，越小
的屏蔽地孔距离有利于减小数模、多路模拟前段的干扰隔离。尤其是当屏蔽地孔的间距≤小于λ/20时。
ü 模拟包地有利于减小干扰但距离过小会增加信号损耗，包地距离≥1.5W宽度。
ü 模拟区表层铺屏蔽地，模拟走线周围打λ/20屏蔽地孔。
Ø多路隔离处理
点击此处输入图片描述
设计要点：
ü 所有电源、地平面需要采用分割槽将多路AD输入前级的噪声耦合回路切断，减小多路之间的耦合路径。
Ø数模共地处理
设计要点：
ü 共地桥不提供信号回路，只做等电位短接。
ü 桥的不易不易过宽，建议60mil左右桥连宽度。
ü 隔离槽采用20-30mil的宽度。
ü 建议在ADC芯片附近，但不要在芯片下方。
Ø磁珠桥连分地短接
设计要点：
ü 共地桥不提供信号回路，只做等电位短接。
ü 多路ADC时，等电位跨接不易过多。最好两路共用一组跨接。
Ø模拟区平面处理
设计要点：
ü 模拟区所有层均完全隔离，模拟区所有层铺地。
ü 数字信号布线禁止进入该区域。
ü 模拟区供电采用信号层铺铜或走线处理。
设计建议Ø布局建议
设计要点：
ü 参考时钟区域独立，布线避免穿越模拟前端。
ü 电源供电系统放置独立区域。
ü数模布局分区严格，避免交错。
Ø回路耦合干扰
设计要点：
ü 避免出现左图的模拟数字回路重叠，将导致回路耦合干扰。
ü 回路处理参考右图，在芯片附近采用单点共地。
仅供自己学习参考，不付法律责任！！