linux驱动程序设计的硬件基础（一）
本章讲总结学习linux设备程序设计的硬件基础。
一、处理器
1.1通用处理器
通用处理器（GPP）并不针对特定的应用领域进行体系结构和指令集的优化，它们具有一般化的通用体系结构和指令集，以支持复杂的运算并易于新开发功能的添加。一般而言，在嵌入式微控制器（MCU）和微处理器（MPU）中会包含一个通用处理器核。
MPU 通常代表一个 CPU（*处理器） ，而 MCU 则强调把*处理器、存储器和外围电路集成在一个芯片中。嵌入式微控制器一般由一个 CPU 核和多个外围电路集成，目前主流的 CPU 核如下。51单片机就是一个典型的集成外围电路的MCU的结构。
*处理器的体系架构可以分为两类， 一类为冯· 诺伊曼结构， 一类为哈佛结构。冯·诺伊曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同。而哈佛结构将程序指令和数据分开存储，指令和数据可以有不同的数据宽度。此外，哈佛结构还采用了独立的程序线和数据线，分别作为 CPU 与每个存储器之间的专用通信路径，具有较高的执行效率。
从指令集的角度来讲，*处理器也可以分为两类，即 RISC（精简指令集计算机）和 CISC（复杂指令集计算机） 。CSIC 强调增强指令的能力、减少目标代码的数量，但是指令复杂， 指令周期长；而 RISC 强调尽可能减少指令集、指令单周期执行，但是目标代码会更大。ARM、MIPS、PowerPC 等 CPU 内核都采用了 RISC 指令集。目前，RISC 和 CSIC 的融合非常明显。
1.2数字信号处理器
数字信号处理器（DSP）针对通信、图像、语音和视频处理等领域的算法而设计。它包含独立的硬件乘法器。DSP 的乘法指令一般在单周期内完成，且优化了卷积、数字滤波、FFT（快速傅立叶变换） 、相关、矩阵运算等算法中的大量重复乘法。DSP 一般采用改进的哈佛架构，它具有独立的地址总线和数据总线，两条总线由程序存储器和数据存储器分时共用。DSP 分为两类， 一类是定点 DSP， 一类是浮点 DSP。 浮点 DSP 的浮点运算用硬件来实现， 可以在单周期内完成， 因而其浮点运算处理速度高于定点 DSP。 而定点 DSP 只能用定点运算模拟浮点运算。
通用处理器和数字信号处理器也有相互融合以取长补短的趋势，如数字信号控制器（DSC）即为 MCU+DSP，blackfin 系列属于 DSC。目前，芯片厂商推出了许多ARM+DSP 的双核处理器。
网络处理器是一种可编程器件， 它应用于电信领域的各种任务， 如协议分析、路由查找、声音/数据的汇聚、防火墙等。网络处理器器件内部通常由若干微码处理器和若干硬件协处理器组成， 多个微码处理器在网络处理器内部并行处理， 通过预先编制的微码来控制处理流程。 而对于一些复杂的标准操作 （如内存操作、 路由表查找算法、 QoS 的拥塞控制算法、 流量调度算法等）则采用硬件协处理器来进一步提高处理性能，从而实现了业务灵活性和高性能的有机结合。
使用 ASIC（专用集成电路）往往是低成本且高性能的方案。ASIC 专门针对特定应用而设计， 不具备也不需要灵活的编程能力。 使用 ASIC 完成同样地功能往往比直接使用 CPU 资源或 CPLD（复杂可编程逻辑器件）/FPGA （现场可编程门阵列）更廉价、高效。
在实际项目的硬件方案中，往往会根据应用的需求选择通用处理器、数字信号处理器、特定领域处理器、CPLD/FPGA 或 ASIC 之一的解决方案，在复杂的系统中，这些芯片可能会同时存在，协同合作，各自发挥自己的长处。如在一款智能手机中，可使用 MCU 处理图形用户界面和用户的按键输入并运行多任务操作系统，使用 DSP进行音视频编解码，而在射频方面则采用 ASIC。
二、存储器
存储器可分为只读储存器（ROM） 、闪存（Flash） 、随机存取存储器（RAM） 、光介质存储器和磁介质存储器。
2.1ROM 还可再细分为不可编程 ROM、 可编程 ROM （PROM） 、 可擦除可编程 ROM（EPROM）和电可擦除可编程 ROM（E2PROM） ，E2PROM 完全可以用软件来擦写，已经非常方便了。
NOR Flash 和 CPU 的接口属于典型的类 SRAM 接口，不需要增加额外的控制电路。NOR Flash 的特点是可芯片内执行(XIP，eXecute In Place)，程序可以直接在 NOR 内运行。而 NANDFlash 和 CPU 的接口必须由相应的控制电路进行转换， 当然也可以通过地址线或 GPIO 产生 NAND Flash 接口的信号。 NAND Flash 以块方式进行访问，不支持芯片内执行。
公共闪存接口 （Common Flash Interface， 简称 CFI） 是一个公开的、 标准的从 NOR Flash 器件中读取数据的接口。 它可以使系统软件查询已安装的 Flash 器件的各种参数，包括器件阵列结构参数、电气和时间参数以及器件支持的功能等。利用 CFI，在不修改系统软件的情况下，就可以用新型的和改进的产品代替旧版本的产品。
一个nandflah的接口主要包含如下信息：
- I/O 线：地址、指令和数据通过这组线传输，一般为 8 位或 16 位。
- 芯片启动（Chip Enable，CE#） ：如果没有检测到 CE#信号，那么，NAND器件就保持待机模式，不对任何控制信号做出响应。
- 写使能（Write Enable，WE#） ： WE#负责将数据、地址或指令写入 NAND之中。
- 读使能（Read Enable，RE#） ： RE#允许数据输出。
- 指令锁存使能（Command Latch Enable，CLE） ： 当 CLE 为高时，在 WE#信号的上升沿，指令将被锁存到 NAND 指令寄存器中。
- 地址锁存使能（Address Latch Enable，ALE） ：当 ALE 为高时，在 WE#信号的上升沿，地址将被锁存到 NAND 地址寄存器中。
- 就绪/忙（Ready/Busy，R/B#） ：如果 NAND 器件忙， R/B#信号将变低。该信号是漏极开路，需要采用上拉电阻。
由于 Flash 固有的电器特性， 在读写数据过程中偶然会产生 1 位或几位数据错误，即位反转， NAND Flash 发生位反转的几率要远大于 NOR Flash。 位反转无法避免， 因此，使用 NAND Flash 的同时，应采用错误探测/错误更正（EDC/ECC）算法。Flash 的编程原理都是只能将 1 写为 0，而不能将 0 写为 1。所以在 Flash 编程之前，必须将对应的块擦除，而擦除的过程就是把所有位都写为 1 的过程，块内的所有字节变为 0xFF。
上所述的各种 ROM、Flash 和磁介质存储器都属于非易失性存储器（NVM） ，掉电信息不会丢失，而 RAM 则与此相反。
2.2RAM 也可再分为静态 RAM（SRAM）和动态 RAM（DRAM）
RAM 也可再分为静态 RAM（SRAM）和动态 RAM（DRAM） 。DRAM 以电荷形式进行存储，数据存储在电容器中。由于电容器会由于漏电而导致电荷丢失，因而DRAM 器件需要定期被刷新。 SRAM 是静态的， 只要供电它就会保持一个值， SRAM没有刷新周期。每个 SRAM 存储元由 6 个晶体管组成，而 DRAM 存储单元由 1 个晶体管和 1 个电容器组成。
通常所说的 SDRAM、DDR SDRAM 皆属于 DRAM 的范畴，它们采用与 CPU 外存控制器同步的时钟工作（注意，不是 CPU 的工作频率）。与 SDRAM 相比，DDR SDRAM 同时利用了时钟脉冲的上升沿和下降沿传输数据，因此在时钟频率不变的情况下，数据传输频率加倍。 此外，还存在使用 RSL （Rambus 发信电平）技术的 RDRAM（Rambus DRAM）和 Direct RDRAM。
2.3.1NVRAM（非易失性 RAM）
NVRAM 借助带有备用电源的 SRAM 或借助 NVM（如 E2PROM）存储SRAM 的信息并恢复来实现非易失性。NVRAM 的特点是完全像 SRAM 一样读写，而且写入的信息掉电不丢失，不需要 E2PROM 和 Flash 的特定擦除和编程操作。NVRAM 多用于存放系统中的参数信息。
2.3.2DPRAM（双端口 RAM）
DPRAM 的特点是可以通过两个端口同时访问，具有两套完全独立的数据总线、地址总线和读写控制线，通常用于两个处理器之间交互数据。当一端被写入数据后，另一端可以通过轮询或中断获知，并读取其写入的数据。由于双CPU 同时访问 DPRAM 时的仲裁逻辑电路集成在 DPRAM 内部， 因而硬件工程师设计电路的原理比较简单。
DPRAM 的优点是通信速度快、 实时性强、 接口简单，而且两边 CPU 都可主动进行数据传输。除了双端口 RAM 以外，目前 IDT 等芯片厂商还推出了多端口 RAM，可以供 3个以上的 CPU 互通数据。
2.3.3CAM（内容寻址 RAM）
CAM 是按内容进行寻址的存储器，是一种特殊的存储阵列 RAM，它的主要工作机制就是将一个输入数据项与存储在 CAM 中的所有数据项自动同时进行比较，判别该输入数据项与 CAM 中存储的数据项是否相匹配， 并输出该数据项对应的匹配信息。在 CAM 中，输入的是所要查询的数据，输出的是数据地址和匹配标志。若匹配（即搜寻到数据） ，则输出数据地址。CAM 用于数据检索的优势是软件无法比拟的，可以极大地提高系统性能。
2.3.4FIFO（先进先出队列）
FIFO 存储器的特点是先进先出，进出有序，FIFO 多用于数据缓冲。FIFO 和 DPRAM类似，具有两个访问端口，但是 FIFO 两边的端口并不对等，某一时刻只能被设置为一边作为输入，一边作为输出。
如果 FIFO 的区域共为 n 个字节，我们只能通过循环 n 次读取同一个地址才能将该片区域读出，不能指定偏移地址。对于有 n 个数据的 FIFO，当循环读取 m 次，下一次读会自动读取到第 m+1 个数据，这是由 FIFO 本身的特性决定的。