时钟抖动和相位噪声对采样系统的影响
| 作者：Brad Brannon |
随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
相反，有些设计师仅仅因为不清楚时钟噪声会对转换器、最终对他们的产品性能产生何种影响，可能会为一个昂贵的时钟源付出过多。要注意的是，最昂贵的时钟发生器并不总是带来最佳的系统性能。许多折衷方案均与时钟抖动、相位噪声和转换器性能有关。一旦你了解了这些折衷方案，就能以最低的成本为应用系统选择最佳的时钟。
对于中频采样系统和射频采样系统来说，编码源的功能与其说像一个时钟，倒不如说更像一个本地振荡器。很多设计师都希望制造商在频域内规定时钟要求，就像他们制作射频合成器时所做的那样。尽管很难给出时钟抖动和相位噪声之间的直接相关性，但是，仍然有一些指导原则适用于根据时钟抖动或相位噪声来设计和选择编码源。
数据转换器的主要目的要么是由定期的时间采样产生模拟波形，要么是由一个模拟信号产生一系列定期的时间采样。因此，采样时钟的稳定性是十分重要的。从数据转换器的角度来看，这种不稳定性，亦即随机的时钟抖动，会在模数转换器何时对输入信号进行采样方面产生不确定性。随机抖动具有高斯分布特征；事件的均方根时间值或标准偏差可确定这种随机抖动。虽然有几种直接测量时钟抖动的方法，但在测量亚皮秒定时变化时，时钟稳定性的要求愈发严格，所以需要采用间接的测量方法。
从数据转换器的角度来看，编码带宽可扩展到数百兆赫。在考虑构成数据转换器时钟抖动的噪声的带宽时，其范围是从直流直到编码的带宽，这远远超过制造商常常当作标准时钟抖动测量值引用的12 kHz ～20 MHz典型值。由于与抖动有关的是宽带转换器噪声增大，所以只要观察数据转换器噪声性能的下降，就可很方便地评估时钟抖动。公式1可确定由于时钟抖动而产生的信噪比（SNR）极限：
式中，f为模拟输入频率，t为抖动率。求解t则公式1变为公式2。如果已知工作频率和SNR要求，则公式2就可确定时钟抖动要求：
如果抖动是数据转换器性能的唯一限制因素，那么对一个70MHz中频信号进行采样并保持75dB信噪比(SNR)，就要求时钟抖动仅为400飞秒。
只要你在模拟输入频率增大时观察到信噪比下降，就可以很方便地使用数据转换器（特别是模数转换器ADC），通过快速傅立叶变换（FFT）技术计算出信噪比(SNR)。从总噪声中减去ADC产生的噪声，你就可以估算出时钟抖动产生的噪声。一旦知道噪声系数，你就可以计算出时间抖动。（参考文献1。）
这种方法有两个缺点。第一，如果在FFT处理中采用窗口操作，则窗口的脉冲响应就会模糊频谱分辨率。第二，对于非常合理的FFT规模，频谱分辨率会受到限制。例如，当采用61.44M采样/秒的编码率和64k采样FFT时，每个FFT态都代表了一个大约938 Hz的带宽。频谱模糊引起时钟噪声在若干FFT态之内的损失，这将导致存在大量相位噪声的基频的两侧若干千赫范围内的信息损失。
即使在不采用窗口的情况下实现同步FFT，仍然存在至少一个FFT态的限制仍然存在，并代表大约1kHz的带宽。从相邻相位噪声的角度来看，时钟源附近的前几千赫兹范围内包含该频率的大部分能量。因此，使用FFT方法来估计抖动会使你损失大量时钟噪声信息。但是，由于目标通常是宽带SNR，因此在测量ADC宽带性能时，这种测试一般是可以接受的。
有噪声，有更多的噪声
公式3用一个具有调幅项、调频项和调相项的修正的正弦函数表示一个采样信号：
由于采样源通常是用差分比较技术硬限幅的，所以，只要编码源提供足够大的驱动信号来驱动采样开关，以致幅度相位调制失真不是一个问题，幅度调制的影响就是最小的。相位噪声和频率噪声的影响会造成采样过程同样的劣化，只不过相位调制与具有调制信号导数的频率调制相同。（参考文献4。）要注意的是，就高斯噪声来说，导数也是高斯分布的，从而产生几乎相同的结果。
观察时钟抖动的传统方法是察看其频谱，因为在这种频谱中，大部分的噪声群集在时钟信号附近（图1）。然而，由于存在时钟抖动，频域中的理想脉冲向外一扩展，而大部分能量仍然在所需频率附近。然而，较宽的带宽就包含该频率的大部分能量。由于相位噪声常常扩展到很高的频率，又由于ADC的编码引脚的带宽通常比ADC的采样率大得多，所以这种相位噪声就会对转换器性能产生影响。
采样在时域内是一个乘法过程，因此在频域内是一个卷积过程。混频器在时域内将两个模拟信号相乘（等价于在频域内对两个信号进行卷积）是很显然的，而采样过程也是一个时域内相乘过程可能就不大显而易见了。
采样时钟开始时通常是一个正弦波，最终在编码信号零交点时，用一个幅度恒定、宽度有限的单位脉冲驱动一个采样电桥电路。这一过程的结果就是单位脉冲与模拟输入在时域内相乘，因此在频域内卷积。尽管时钟与模拟输入之间的卷积对整个信号频谱来说是成立的，但是，对于其中心频率靠近时钟频率的频谱的细节来说也是成立的，因为这些信号都可以与其中心频谱靠近的模拟信号的频谱细节进行卷积。任何与时钟有关的相位噪声都可以与模拟输入进行卷积，并使得数字化的模拟信号的频谱形状失真。时钟的相位时钟是很难观察到的，所以你可以用正弦波相位调制来模拟相位噪声的离散频率线的影响。（参考文献2）
频谱分析可阐明这一卷积过程。图2 示出了一个编码源的频谱特性，该编码源所用的一个78M采样/秒的时钟源是在100 kHz频率下相位调制的，相位偏差为0.001弧度。由于调制角度相对较小，所以只有第一边带在基底噪声上方，是看得见的。第一边带比编码信号功率低，约为-66 dBc。当编码信号电压峰-峰值为2VP-P时，第一边带为0.707V rms，而每个寄生音调则为0.3543 mV rms。
将一个经过相位调制的信号加载到ADC的时钟端口，再将一个纯正弦波加载到模拟输入端口，你就可以将调相的时钟源与纯正弦波信号相卷积，从而如所预期的那样，看到时钟边带重现在模拟信号上（图3）。
困难在于预测相位噪声的电平。对于正弦输入信号来说，公式4给出了ADC输出的相位噪声项的特性：
该公式假定相位噪声电压为单边带电压，并与图3中的单边带之一的电压相关。针对大多数系统，这一公式可简化为公式5：
这一公式适用于采样系统并假设编码信号为一正弦波。当编码信号为逻辑信号时，转换速度与编码信号的频率无关。工程师可通过厂商提供的数据表或直接测量来确定之。
在这一简化的公式中，VPHASE_NOISE_ADCIN是调相的单边带信号（亦即调制在时钟信号上的相位噪声的单个频率线）的电平。VCLK为时钟信号均方根电平，VSIGNAL为主模拟信号的均方根电平，fCLK为时钟频率，fSIGNAL为主模拟信号的频率。
如果你知道时钟信号的寄生电压和频率以及模拟输入的电压和频率，你就可以根据公式4和公式5预测输出的寄生电平。再则，信号电压与时钟电压之比和信号频率与寄生频率之比都会直接影响最后的寄生信号值。你一旦确定信号电压与时钟电压之比，就可以在给定输入寄生信号后，预测最后的寄生信号电平。就本例而言，信号电压与时钟电压之比为1:1。
计算相位噪声时，通常以分贝（dB）为单位。对于任何频谱线来说，可以很方便地以dB为单位按公式6重新计算：
公式6的对数表示法规定了模拟信号和时钟信号电压的关系，以及其各自频率之间的关系。
如果编码时钟信号和模拟输入信号的幅度都是2VP-P（0.707Vrms），而相关的时钟信号相位杂散电平为0.3543 mVrms(-66 dBc)，你就可以利用公式5或6计算出最终的边带杂散电平。当采样率为78M样/秒且偏差很小时，一个30.62 MHz的满刻度模拟输入信号就会产生大约-74.1 dBc的边带杂散电平（图3）。在频率为108.62 MHz时，侧音约为-63.1 dBc（图4）。
请注意这两种测量结果之间的劣化现象。如果你将以侧音为主的SNR性能或寄生性能与计算值进行比较，随着频率上升而产生的抖动所导致的劣化就与所预期的相同。随着输入频率的提高，你就会预计到抖动产生的噪声能量因输入信号频率每加倍（即模拟输入转换速度加倍）一次而增大6dB。
在本例中，频率从30.62MHz上升到108.62 MHz这一变化就是频率比率为3.55（还不到加倍两次），这表示
时钟的宽带噪声和相邻噪声都很重要，而相邻噪声与宽带噪声具有相同的特性。然而两者的总影响略有不同。信道带宽外的噪声或多或少都会均匀地增加总噪声，而相邻噪声则会引起相互混频，从而只影响附近的信号。
你可以确定时钟信号附近的两个区域。第一个区域始于时钟信号的中心频率并在两个方向上终止在所需的信道带宽的1/2处。该区域有时可能包含整个奈奎斯特频带，有时又略小于奈奎斯特频带，视最终的应用而定。第二个区域始于距时钟中心频率1/2所需信道带宽处，并在一个方向上终止于数据转换器编码逻辑的带宽处，在另一个方向则终止于直流，既包括内部极限又包括外部极限。变压器等器件有时会限制这一范围。在大多数情况下，在一些宽动态范围的转换器上，编码电路的带宽可扩展到数百兆赫，甚至进入上吉赫范围。
编码电路传递在采样期间与所需模拟输入进行卷积的频谱，从而使时钟的频谱形状出现在模拟信号上（图3和图4）。但是，由于ADC 也是一个被采样的系统，采样时钟的宽带噪声也会在有关频带内混叠。这种情况使进入编码端口的所有宽带噪声都在奈奎斯特频带内混叠。这种现象反过来又导致严重的噪声积累和SNR降低。
所有的宽带噪声都在奈奎斯特频谱内混叠，造成噪声能量积累并有可能增加到超过相邻相位噪声的能量。如果编码带宽为750 MHz，则来自这一带宽的噪声就与61.44M采样/秒的时钟混叠24次以上。其结果就是宽带抖动的噪声频谱密度（NSD）提高了差不多14 dB。在很低的模拟信号频率下，量化噪声和热噪声对NSD也起决定作用。
相反，相邻噪声（有关信号的带宽）肯定不会混叠，因此只起一次作用。其意义在于，尽管一个快速转换脉冲沿对于精确的时钟脉冲沿定位十分重要，但是限制时钟上的宽带噪声总量对于最大限度提高转换器性能也同样重要，因此常常要在两者之间进行巧妙的平衡。
对于抖动成为问题的中频采样系统来说，只有抖动对信噪比（SNR）产生限制（公式7）：
公式7可以用来确定时钟抖动的要求（公式8）：
经常讨论到的相邻噪声通常是1/f噪声。该噪声距时钟信号的中心频率最近，并随偏移频率上升而迅速衰减。ADC采样的卷积过程只是将这一效应反映在输出上。因此，就其对有关信号的相位误差和回馈所需信道的相邻信道和替代信道的相互混频两方面的影响而言，1/f时钟噪声是有极其重要影响的。一旦1/f噪声达到基底噪声电平，重点就变为落在频带内的宽带热噪声上。如果1/f噪声令人满意地满足相互混频的要求，则关注的焦点可能是宽带热噪声。你可确定时钟源的宽带极限，并可用传统的时钟抖动公式求出（见附文《频谱密度需要分析》）
相位噪声和抖动
相位噪声与抖动之间存在直接的关系（参考文献2）。在处理数据转换器时，宽带噪声是最重要的因素。尽管并非总是如此，但这种假设出现在一个说明典型石英时钟振荡器宽带噪声特性的简单的例子中（图5）。这种计算方法忽略了1/fn相邻噪声。
虽然这些数据对于整个系统来说很重要，但是它们对ADC的噪声性能却不大重要，而对于误差矢量的幅度和相互混频则比较重要。因此，你应该对它们分别予以考虑。为了确定抖动，第一步就是确定总噪声功率，方法是在带宽（本例为10 kHz偏移到350 MHz）内对噪声求积分。由于10kHz远低于350MHz，所以10KHz这一下限对宽带白噪声的计算结果几乎没有影响。
对数域的积分就是简单的加法运算。公式9给出总噪声功率：
下一个目标就是确定以观测到的相位噪声功率为基础的调制角度。分析工作有时候可能很简单，有时候又可能很复杂。（见附文《确定相位和抖动》）
虽然你可以通过宽带信噪比和噪声频谱密度来确定宽带抖动，但相邻噪声却有所不同。相邻相位噪声最好是根据相互混频来确定，因为所需的弱信号附近有一个较强信号时才发生相互混频。如果时钟或本振的相位噪声与干扰信号混合，就会增大所需信号的基底噪声。如果相位噪声足够大，就会淹没所需的弱信号，造成该信号的丢失。
图6示出了不同信号的相对频谱密度。请注意时钟信号的裙式形状。当你使用该时钟来采样模拟输入信号时，这种裙就会卷积到你正转换的所有模拟输入信号上（图7）。卷积的结果就是这些信号都具有这种普遍的形状。附近的强信号此时就会淹没所需的弱信号，从而无法进一步处理这一信号。
由于应用系统要求各异，你就无法确定相邻相位噪声的一般要求。然而，一旦有了典型信号的间隔和电平标准，相位噪声要求就可以确定。例如，根据GSM要求，你就可以按照规定的最小灵敏度来评估技术规范（表1）。这些技术规范满足4 dB的总噪声系数，并要求时钟源的天线参考相位噪声比有效噪声频谱密度低6dB。在很多情况下，典型接收机的参考灵敏度要比所需的最小值好得多。此外，你对信号采样或混频之前使用的任何选择性在大多数情况下都会一分贝一分贝地减缓这一要求。
同样你可以确定CDMA2000的这些要求（表2）。由于CDMA2000是一种宽带标准，所以假定相位噪声的频谱密度在最靠近角落处满足条件并在信道带宽范围内有所改善。这些假设确保信道的任何部分不会受到任何干扰，否则就会丧失分布式通信信道的好处。因此，本例假定相位噪声的作用为-174 dBm/Hz，即热噪声的极限值。
参考文献
1，Brad Brannon, "Aperture Uncertainty and ADC System Performance," Applications Note AN-501, Analog Devices, www.analog.com.
2，Smith, Paul, "Little Known Characteristics of Phase Noise," Applications Note AN-741, Analog Devices, www.analog.com.
3，Oppenheimer, Alan V, Alan S Willsky, and S Hamid, Signals and Systems, Prentice-Hall, 1983.
4，Bowick, Christopher, RF Circuit Design, Sams Publishing, 1995.
5，Kester, Walt, Editor, Analog-Digital Conversion, Analog Devices Inc, 2004.