cyclone IV中DDR的一个疑惑时间：2021-12-23 11:57:14的生成的DDR2 IP中DDR的时钟竟然是双向的，而在arria10中生成的DDR4则是输出，而DDR2的datasheet上也指出ck和ck#是输入，不知为什么？ inout mem_clk , inout mem_clk_n ,
