DC综合环境的一些概念

启动文件

.synopsys_dc_setup

采用Tcl格式，包含工艺库的路径信息和其他环境变量

不同位置启动顺序

DC综合环境的一些概念

target_library

指定工艺库的名称，其单元对应与设计人员想让DC推断并最终映射的库单元。

扩展名".db"(eg.smic13_ss.db)

link_library

只用于参考的库链接，也就是DC不是使用link_library中的单元进行推断。

注意link_library列表中应包含目标库名。扩展名与target_library的一样。

symbol_library

包含工艺库中的单元图形表示的库名称。当使用图形化的前端工具DV时，它用于表示这些门电路的原理图。符号库扩展名".sdb"。如果设置文件忽略此项，将会使用一个名为"generic.sdb"的通用符号库来生成原理图。

verilog

vhdl

EDIF

verilog和VHDL是用于设计编码的两种主要的HDL。

EDIF(电子设计交换格式)主要用于从一个工具到另一个工具的门级网表交换。