test.c文件内容
1 #include <stdio.h>
2 int main(int argc, char const *argv[])
3 {
4 printf("hahahah\n");
5 return 0;
6 }
Makefile文件内容
test:test.c
gcc test.c -o test
clean:
rm -rf *.o
今天傍晚看了一会Makefile文件的写法教程,然后自己就仿照格式自己写了一个。在写Makefile的过程中体会到其语法特点,很像汇编语言的写法呢。
一个单位式的结构像是c语言里的一个函数一样。
target...:prerequisites...
command
..................
和我写的Makefile内容对比一下很容易可以看出端倪,command前用Tab开头。
目标文件:依赖的文件
生成目标文件的shell命令
对于
clean:
rm -rf *.o
很像汇编语言
标号: 指令 ;注释
标号在编译时不会生成任何指令,只是方便编程。
clean:。。。。。
这段命令是清除当前目录下的.o文件,对于这个test程序并不需要。
另外还可以
写#include 来包含其他的Makefile文件
定义变量绑定多个依赖文件等。。。
我们可以理解Makefile是将编译程序所需的必要shell命令,教程里还说了make程序还会自动推导依赖文件所需的shell命令来编译。
Make是为了项目程序,一次写好编译命令放在Makefile中,方便编译调试。
本人刚刚学习,认识浅薄,假如看到错误,请您指出来。谢谢。
转载请注明出处。