FPGA时钟使能信号频率的相关注意事项

     前言：

　　　　　　最近在使用FPGA做图像数据的中值滤波算法。需要对数据缓存，滤波模块需要数据使能使能功能，故，研究一下二者关系。

滤波模块shift RAM：

　　　　shift_ipcore　　u1(

　　　　　　.clken　　　　　　(     din_vld    ),　　//　　时钟使能信号

　　　　　　.clock　　　　　　(     clk             ),　　//　　时钟信号

　　　　　　.shiften　　　　　 (     din            ),

　　　　　　.taps0x　　　　　 (        taps0      ),

　　　　　　.taps1x　　　　　 (        taps1      ),

　　　　　　.taps2x　　　　　 (      taps2        )

　　　　);

仿真代码：

                           

　　　　　　　　//clk_50m在后文会替换成25M、30M、50M、60M、100MHz波形

 

仿真结果：

                          

　　　　　　　　　　　　　　　　　　　　　　　50MHz波形图

                        

　　　　　　　　　　　　　　　　　　　　　　　25MHz波形图

                       

　　　　　　　　　　　　　　　　　　　　　　　30MHz波形图

                        　　　　　　　　　　　　　　　　　　　　　　　100MHz波形图

                       

　　　　　　　　　　　　　　　　　　　　　　　　60MHz波形图

 

                                

　　　　　　　　　　　　　　　　　　　  　50M时钟在上升沿对50M使能信号采样

 

　　　　　　        

　　　　　　     　　　　         50M时钟在上升沿对30M使能信号采样。得到高->低->高->低->高的波形图

 

                                  

　　　　　　　　　　　　　　　　　　　　　50MHz时钟在上升沿对60MHz使能信号采样

总结：

　　　　时钟使能信号一般为整数倍和一半的时候方便控制。实值是在时钟上升沿进行采样