【文件属性】：
文件名称：Verilog:Verilog代码
文件大小：170KB
文件格式：ZIP
更新时间：2021-04-09 03:37:41
Verilog
Verilog
Verilog和SystemVerilog文件
试验台
SystemVerilog中的Testbench。 testbench的脚本和场景：
doc ：Testbench的文档
do_files ：为运行和波动做文件
场景：Testbench场景
脚本：用于Testbench利用的Makefile
成绩单：成绩单输出结果
测试平台架构：
lib_testbench
包含Testbench SV文件的存储库：
testbench_setup.sv ：具有用于TB模块配置的常量的文件。
clk_gen.sv ：用于DUT和TB模块的简单时钟发生器。
wait_event_tb.sv ：上升沿/下降沿信号检测器。
wait_event_wrapper.sv ：用于通过接口在wait_event_tb模块和任务定序器之间进行连接的包装器。
set_injector
【文件预览】：
Verilog-master
----Testbench()
--------scripts()
--------do_files()
--------scenarios()
--------TODO.txt(54B)
--------doc()
----lib_testbench()
--------set_injector_wrapper.sv(1KB)
--------check_level_wrapper.sv(629B)
--------set_injector_tb.sv(977B)
--------wait_event_wrapper.sv(2KB)
--------wait_event_tb.sv(3KB)
--------tb_top.sv(5KB)
--------clk_gen.sv(868B)
--------tb_tasks.sv(16KB)
--------wait_duration_wrapper.sv(468B)
--------testbench_setup.sv(913B)
----Counter()
--------counter_8b.v~(139B)
--------counter_8b.v(721B)
----scripts()
--------scn_generator()
----MISC()
--------TB_test()
--------tb_seq_wrapper.sv(4KB)
--------wait_event.sv(7KB)
--------pwm.v(1KB)
--------set_injector.sv(2KB)
--------test.v(984B)
--------decoder.sv(2KB)
--------wait_event_intf.sv(690B)
--------check_level.sv(3KB)
--------wait_duration.sv(4KB)
--------sequencer.sv(3KB)
----README.md(1KB)
----TB_modules()
--------max7219_emul.sv(8KB)
--------max7219_matrix_emul.sv(6KB)
--------MAX7219_checker()
--------max7219_display_n_matrix.sv(1KB)
--------max7219_checker.sv(5KB)
----.gitignore(252B)