学习VGA显示图片的过程中，遇到了一个小问题，我在显示屏上开了一个60x60的框，放了一张图片进去显示，但是最终的结果如下图所示。
出现了一个竖黑边，看了看代码，分析了一下逻辑没问题，然而看这个显示那肯定是有问题的，然后仿真了一下看看，时序图如下。
正确的时序
错误的时序
我这是的是当行计数器记到200和场计数器记到200的时候显示ROM中的数据，在显示屏中开出一个60x60的正方形显示区域，对比上两幅图可得，第二幅图在当行计数器计数到200的时候lcd_data本应该是ROM里的数据，但是却输出的是16’h00，这是因为我原始的代码写的是当行计数器记到200的时候给ROM地址加1，然后有个使能信号将ROM的输出读出，但是实际上行计数记到200的同时ROM地址已经加1，那么ROM的第一个数据就没法读出来，然后从第二个数据开始显示，即每一行的第一个数据都没有给出所以最终会显示出一个竖黑边，那么这个问题怎么解决呢？很简单，就是在行计数器记到199的时候给使能信号，所以当显示屏显示第200个数据的时候，ROM的第一个数据正好读出，代码如下：显示结果如下
//---------------------------------------------
//addra
always @(posedge clk or negedge rst_n)begin
if(!rst_n)
addra <= 'd0;
else if(addra == - 'b1)
addra <= 'd0;
else if(lcd_x >= && lcd_x < && lcd_y >= && lcd_y < )
addra <= addra + 'b1;
else
addra <= addra;
end //-----------------------------------------------------------------------
//pic_en
reg pic_en;
always @(posedge clk or negedge rst_n)begin
if(!rst_n)
pic_en <= 'b0;
else if(lcd_x >= && lcd_x < && lcd_y >= && lcd_y < )
pic_en <= 'b1;
else
pic_en <= 'b0;
end //-----------------------------------------------------------------------
//data_en
reg data_en;
always @(posedge clk or negedge rst_n)begin
if(!rst_n)
data_en <= 'b0;
else if(lcd_x >= && lcd_x < && lcd_y >= && lcd_y < )
data_en <= 'b1;
else
data_en <= 'b0;
end //lcd_data
reg [:] lcd_data_r0;
reg [:] lcd_data_r1; always @(posedge clk or negedge rst_n)begin
if(!rst_n)
lcd_data_r0 <= 'b0;
else if(lcd_y > && lcd_y <= )
lcd_data_r0 <= `WHITE;
else if(lcd_y > && lcd_y <= )
lcd_data_r0 <= `GREEN;
else if(lcd_y > && lcd_y <= )
lcd_data_r0 <= `BLUE;
else
lcd_data_r0 <= 'b0;
end always @(posedge clk or negedge rst_n)begin
if(!rst_n)
lcd_data_r1 <= 'b0;
else if(pic_en == 'b1)
lcd_data_r1 <= douta;
else
lcd_data_r1 <= 'b0;
end //assign lcd_data = (pic_en == 1'b1)? `CYAN: lcd_data_r0;//开出一个紫颜色的框 assign lcd_data = (pic_en == 'b1)? lcd_data_r1: lcd_data_r0;
转载请注明出处：NingHeChuan（宁河川）
个人微信订阅号：开源FPGANingHeChuan
如果你想及时收到个人撰写的博文推送，可以扫描左边二维码（或者长按识别二维码）关注个人微信订阅号
知乎ID：NingHeChuan
微博ID：NingHeChuan