文件名称：EDA1.5分频时钟产生电路
文件大小：905B
文件格式：QPF
更新时间：2016-12-29 09:13:43
分频时钟
EDA1 5分频时钟产生电路module fdiv1 5 clkin clr clkout ; input clkin clr; output clkout; reg clkout clk1; wire clk2; integer count; xor xor1 clk2 clkin clk1 ; 异或门 always@ posedge clkout or negedge clr 2分频器