文件名称：verilog设计的电子表芯片源代码
文件大小：3KB
文件格式：RAR
更新时间：2015-04-27 16:30:08
verilog VHDL 电子表 源代码
自己用verilog设计的一款电子表源代码，可以显示 年月日，小时，分钟，秒。并实现润年和平年的转换。 里面包含验证平台，绝对原创！！
【文件预览】：
watch
----tb()
--------tb.v(3KB)
----rtl()
--------watch.v(4KB)
----sim()
--------wave.do(1KB)
--------run(192B)
--------shell.bat(2B)