-
BiCMOS技术
本词条由“科普中国”百科科学词条编写与应用工作项目 审核 。
- 中文名
- BiCMOS技术
- 事 业
- 中国电信和移动通信事业
- 技 术
- 计算机网络技术
- 性 能
- 性能要求越来越高
目录
简介
随着新世纪初中国电信和移动通信事业、微电子技术和计算机网络技术的蓬勃发展，国内对各种通信电子电路和通信专用大规模和超大规模集成电路（简称ASIC）的性能要求越来越高。通信技术领域迫切期待着越来越多的高性价比的设备和产品问世！顺应于此，有必要研发高性价比的各种通信ASIC和通信器材、设备新品，以满足人们日益增长的使用需求。为此，从笔者查阅的大量的相关文献资料来看，双极型电路具有速度高、电流驱动能力强和模拟精度高等特点，而CMOS电路则在高集成度和低功耗方面有着无可比拟的优势。在以不断追求更高性能和更为时尚的当今集成电路（IC）制造业，这两种工艺优势互补的结合，即产生新型的BiCMOS电路，完全是水到渠成、无法阻挡的。
高速 BiCMOS 技术
CMOS工艺和BiPolra工艺是两种主要的硅集成电路工艺，它们有各自的优点。CMOS器件有集成度高、功耗 低、输入阻抗高等优点。BiPolar器件有截止频率高、驱动能力大、速度快、噪声低等优点。它们的优缺点正好互相补充，将它们集成同一芯片上形成BiCMOS工艺，制得的器件性能定将超出单一工艺。[1]
形成 BiCMOS工艺的方案现有很多，大致可归纳为两大 类：一 类是以CMOS工艺为基础，另一类是以Bipolar 工艺为基础。采用原有的 2um N阱CMOS工艺基础上选用双埋层、双阱、外延结构来形成 BiCMOS工艺。
应用SUPREM lll 和SEDAN III 设计了Bi-CMOS工艺流程。成功地将纵向NPN管和CMOS器件集成在同一芯片上，而且制得了BiCMOS反相器门及与非门。[1]
MOS 器件的电学性能
测量得到 L= 2um的NMOS和PMOS器件的源漏穿通电压分别为1 IV和8V。
由Latch 一 up测试单元测得的 Latch一uP 触发电压>17V， 维持电压>10V。表明器件可在SV电源下安全应用 。[1]
NpN器件的电学性能
击穿电压BVcbo和BVceo 的测量结果与计算结果相一致，分别为20~24V和8~10V。
收集极串联电阻Rcs是NPN器件的重要参量之一， 它的大小直接影响电路工作速度。计算和测得的结果相一致。为80 ~ 100欧姆。[1]
CMOS、BiCMOS 逻辑门的比较
对BiCMOS 试验版图上的CMOS、BiCMOS反相器和与非门进行了延迟时间td 的测量。测试时逻辑门的负载 电容CL需要外接。因管芯未封装，测试台探针、弓线约2PF的分布电容将作为负载的一 部分。
BiCMOS反相器的 td 随 CL 增加很缓慢的增加。说明在大电容负载情况下BiCMOS反相器的速度和驱动能力大大优于CMOS反相器。与非门的比较结果与上面一致。
测量还发现，金属发射极管作驱动电路的 BiC -MOS门的延迟时间比采用多晶发射极管的大，这是由于前者β较低的缘故。[1]
发展中的BiCMO技术
BiCMO技术将双极器件和CMO器件有机结合起来，充分发挥它们各自长处，使其既具有双极电路高速、强驱 动能力的优点，又具有CMOS高集成度、低功耗的优点，已成为LSI 和VLSl电路的重要发展方向。论证了BiCMOS 技术在亚微米领域中的发展及其器件性能，并阐述了该技术在高密度存储器中的应用。[2]
BiCMOS技术在亚微米领域中的发展
在亚微米领域中，由于VLSI /ULSI 电路需要低功耗，BiCMOS 技术趋向以CMOS工艺为基础。为了在性能、 功率、 密度和成本方面实现共同的目标，双极和CMOS器件结构已熔合成混合的亚微米BiCMOS技术。
1、亚微米BiCMOS 技术基本工艺结构：
把NPN双极管并入基本的双阱CMOS结构，最简单的方法是双极集电极用n阱，双极基区加 一层掩蔽层。在这 种结构中，双极发射极的形成、双极集电极的掺杂增强、以及NMOSn+源/漏的形成是同时完成的。双极晶体管的 非本征基区掺杂和PMOSp+源/漏也一起形成。从双极观点出发，该结构的性能由高集电极串联电阻加以权衡，另外，发射极结深取决于n+源/漏深度，结深度比高性能双极器件所需深度深。[2]
2、亚微BiCMOS 技术器件性能：
在不改变CMOS 电特性的前提下，将双极元件并入基本的CMOS工艺是很有益的。由于该工艺使用原始单一 的CMOS电路准则，使所有CMOS电路的设计变得明朗简易，从而改进了混合技术的成本一效率比。例如，增加最小的设计投资就能将标准的CMOS元件改进成具有ECL输入/输出接口能力的BiCMOS电路。[2]
为了提高低压BiCMOS的性能，门设计中也有一些改进方法，包括BiNMOS，合并式BiC-MOS，以及互补BiCMOS。
一 种新型的非常规BiCMOS技术，称为MCBiCMOS( 即合并互补BiICMOS，与常规的BiCMOS和CMOS相比， M CBiCMOS结构有以下优点：
( 1) 芯片上电路结构紧凑，芯片面积小，同样条件的芯片占用面积只有常规BiCMOS的一半，与CMOS相当。
( 2) 工作速度高、负载能力强。在同等条件下的门延时是常规BiCMOS的50% 一60%，高速ECL相当。
( 3) 低压工作特性好。
MCBiCMOS结构良好的电路性能和占用较小芯片面积使其更适合于制作大规模、高性能的专用集成电路。[2]
BiCMOS 技术在高密度存储器中的应用
高密度存储器的存取时间由整个存取路径决定，因为存储器阵列本身是这路径的独一元件。在MOS存储器外 围增加相对少量的双极器件，能明显增进存储器整体存取速度，而对于整个器件总数来讲 所增加的器件数是微不足道的。况且，在这种场合中使用相对少量的双极器件，使纯双极存储器中传统的效率问题不再冲突。[2]
1、存储器工艺中的BiCMOS技术：
利用存储器工艺模块制造高性能双极晶体管， 往往很出色 。
使用双层多晶硅工艺已制造了几代CMOS SRAM。第一层多晶形成MOS晶体管栅，第二层在四管CMOS存储 器单元中形成高阻抗负载电阻。第二层多晶与存储器单元中的硅衬底接触。因为多晶一衬底接触已存在于这样的工艺中，于是只需增 加最小的复杂性就能产生一个具有多晶硅发射极的双极晶体管。发射极是由掺杂剂从掺杂多 晶层向存在注入基区的硅衬底扩散而产生的。[2]
2、工艺复杂性：
大多数BiCMOS工艺设计者使用埋层和外延来得到足够的 集电极阻抗和基极推出效应的遏制。双极管也需要 产生一 个基区，通常用离子注入的方法。一共同第三增强层使用附加的深集电极区 ( 集电极深阱或集电极柱塞 ) 以减少集电极阻抗。多数存储器BiCMOS工艺将这些元件( 埋层和外延、基区、和深集电极 ) 加入核心CMOS工艺 ，从而产生高性能BiCMOS。[2]